个人简历

南京航空航天大学电子信息工程学院副教授，南航“微电子科学与工程”专业负责人，南航电子信息工程学院集成电路系和电子科学与技术系副系主任。主要从事抗单粒子效应的数字集成电路设计、片上系统测试验证等方面的教学科研工作。作为负责人或主要人员主持或参与多项国家、省部级等项目，包括国家自然科学基金、两机专项、中国博士后科学基金、江苏省科技支撑计划等。近年来在IEEE T. VLSI, IEICE T. ELECTRON.等刊物上和国际会议上发表和录用学术论文六十余篇，授权和公开专利近四十项，个人经费到款500万左右。空军装备部“四代机可编程逻辑器件管理与验证”专家组成员，以及多个IEEE国际会议技术委员会（TPC）成员，IEEE JSSC等多个知名期刊审稿人。
培养思路：
因材施教，根据学生自身的知识结构和实际的学习、工程进展等情况，安排具体的研究方向和内容。
培养理念：
1）源于工程：研究生的研究工作都是源于实际的工程项目需求或者社会需要。
2）高于工程：进行下一步研究推进时，预设的性能指标高于当前研究进展。
3）用于工程：基于前面的研究经验和研究成果，指导下一步的工程实现。
培养效果：
三位同学前往海外攻读博士学位，其中一位学生即将在南航就职。其他硕士生绝大多数已经成为企事业单位的科研中坚力量。
教育经历
2015.1 -- 2016.2
埃因霍芬理工大学 集成电路工程 博士后
2014.11 -- 2014.12
集成电路行业发展高级培训班 集成电路工程 工信部组织
2007.9 -- 2010.9
东南大学 微电子学与固体电子学 博士研究生毕业 工学博士学位
2001.9 -- 2005.6
东南大学 电子科学与技术 大学本科毕业 工学学士学位
工作经历
2021.11 -- 至今
电子信息工程学院/集成电路学院 集成电路系 副系主任
2019.3 -- 至今
电子信息工程学院 电子科学与技术系 副系主任
2016.4 -- 至今
电子信息工程学院 “微电子科学与工程”专业负责人
2014.6 -- 至今
电子信息工程学院 副教授
2012.6 -- 至今
电子信息工程学院 硕士生导师
2010.9 -- 至今
电子信息工程学院
社会兼职
2017.1 -- 至今
空军装备部“四代机可编程逻辑器件管理与验证”专家组成员
2021.12 -- 至今
中国计算机学会容错专委/执行委员
2021.5 -- 至今
The 5th International Conference on Circuits, Systems and Devices (ICCSD 2021) 程序委员会联席主席（Program Co-chairs）
2022.1 -- 至今
The 8th International Conference on Computing and Artificial Intelligence (ICCAI 2022) Technical Committee(TC)成员
2022.1 -- 至今
中科院1区顶刊IEEE Journal of Solid-State Circuits审稿人
2017.1 -- 至今
中科院1区顶刊IEEE Transactions on Circuits and Systems I审稿人
2017.1 -- 至今
中科院II区IEEE Transactions on Circuits and Systems II等多个SCI，EI，中文核心期刊审稿人
研究方向
[1]面向航空航天应用的超大规模数字集成电路的全流程协同设计
航空航天应用的芯片设计要求可靠性高，容错性能好，最好能够容忍单粒子效应为主的辐照效应。
本研究方向是针对航空航天应用对芯片性能的特殊要求，进行超大规模数字集成电路的全流程协同设计，包括以硬件描述语言为开发语言的前端逻辑设计，借助商业EDA工具进行RTL、门级、版图级的后端物理设计，还包括以手工定制设计流程的高性能IP开发，配合集成电路商业设计流程的EDA小工具开发等。
[2]航空航天数模混合信号片上系统（SOC）芯片设计
以面向航空航天系统（通讯和雷达系统等）对小型化、高性能、高可靠的应用需求为牵引，探索高端全集成混合信号芯片设计的新方案和新方法，开展系统架构和芯片实现的联合优化设计研究，进行芯片设计、实现和应用的研究工作，解决系统小型化所需的全集成SOC芯片设计和实现难题。
[3]基于Zynq FPGA的软硬件协同设计
Zynq FPGA是Xilinx公司出品的新一代FPGA芯片，包括ARM CPU核和FPGA电路两种设计资源。
本研究方向是基于Zynq的芯片架构，针对特定应用进行软硬件协同设计。硬件设计包括计算机体系结构所包含的各种模块，包括UART，以太网等接口模块，图像处理等信号处理模块，DDR读写等高速存储，AXI为主的总线读写等。软件设计主要是基于Linux操作系统软件编程和上位机软件编程。
科研项目
[1]集成电路全流程工程实践—SO**后端及签核
[2]数字集成电路设计的产教融合课程建设
[3]国产处理器芯片功能验证
[4]振动信号处理 **SIC 芯片的改进设计
[5]****Ie-****I/****IX桥片前端设计验证及F**GA设计验证
[6]全数字**锁相技术研究
[7]振动信号处理I**原型验证和符合性测试开发
[8]振动信号处理I**后端设计及验证技术
[9]数字集成电路设计技术
[10]基于云的多屏幕融合远程协作系统关键模块设计
[11]XXX基于云的多屏幕融合远程协作系统
[12]耐发动机载环境电子电路设计技术研究
[13]流转发原型系统项目
[14]可重构密码协处理器的抗旁路攻击方法及电路实现
[15]乘累加器的电路设计
[16]超级动态电压调节技术下的内建速度测试系统研究
[17]适于低功耗芯片的时钟产生电路的研究
[18]超级动态电压调节技术下的信号完整性关键技术研究
[19]动态可配置雷达数据处理加速器技术
著作成果
[1]集成电路设计基础.北京航空航天大学....2022
专利
[1]高速串行总线中消除抖动的方法：
[2]用于亚阈值存储单元阵列的位线漏电流补偿电路：
[3]用以增强存储单元阵列容量和密度的亚阈值敏感放大电路：
[4]限漏流的高鲁棒亚阈值存储单元电路：
[5]一种可关闭的数控振荡器：
[6]一种应用快速频率捕获方法的全数字锁相环：
[7]一种全数字锁相环的快速锁定方法：
[8]应用于ZigBee协议的加解密电路结构及其控制方法：
[9]应用于ZigBee协议安全机制的电路结构及其控制方法：
[10]一种带内建自测试的电源开关电路：
[11]一种低负载镜像加法器：
[12]一种快速n位原码到补码的转换装置和转换方法：
[13]一种二进制码到温度计码的串行转换装置及转换方法：
[14]一种温度计码到n位二进制码的并行转换装置及转换方法：
[15]基于软件自测试技术的慢速外设高效测试架构及方法：
[16]基于光控固态等离子体可重构天线及其激励方法：
[17]一种共口径频率可重构片上缝隙阵列天线及使用方法：
[18]采用双S-PIN固态等离子体结构的缝隙天线：
[19]频率和极化可重构的固态等离子体天线：
[20]一种无线局域网时间同步方法：
教学资源
集成电路的成本因素
授课信息
电子信息类专业导论 /2020-2021 /春学期 /16课时 /0.0学分 /04101100.01
单片机原理与应用 /2020-2021 /春学期 /24课时 /0.0学分 /04104020
数字集成电路设计技术 /2020-2021 /秋学期 /40课时 /0.0学分 /04103340
教学成果
南航微课教学比赛
新工科引领下的集成电路创新实践人才培养机制建设
南航微课教学比赛
获奖信息
[1]中国航空学会科学技术奖二等奖
[2]国防科学技术发明三等奖
[3]智能远控水培系统
[4]复杂结构数字集成电路综合与层次化实现
[5]人工智能芯片的单粒子效应评估
[6]基于FPGA的数字音乐工作站
[7]一体式CAT5 KVM
[8]基于FPGA的AI机器人调酒师
[9]抗SEU的ECC RAM仿真
[10]基于Zynq平台的OpenCV硬件加速平台
[11]智能无人值守视力测量仪
[12]基于FPGA的加解密算法设计
[13]基于SBST和FPGA的RAM自动在线测试系统

研究领域

[1]面向航空航天应用的超大规模数字集成电路的全流程协同设计
[2]航空航天混合信号片上系统（SOC）芯片设计
[3]基于Zynq FPGA的软硬件协同设计""

近期论文

[1] A compact ultra‐wideband receiving antenna for monitoring applications.Microwave and Optical Technology Letters,2022,64(1):142-148
[2] Blinding HT: Hiding Hardware Trojan signals traced across multiple sequential levels.IET Circuits, Devices & Systems,2022,16(1):105-115
[3] 基于FPGA的JPEG图像数字水印系统.数据采集与处理,2022,37(01):240-246
[4] Z-domain model procedure for heterodyne digital optical phase-locked loop.Optik,2021,241:167-173
[5] Z-domain Modeling Methodology for Homodyne Digital Optical Phase-locked Loop.IEICE Electronics Express,2021,18(10):20210078-20210078
[6] A Fast Simulation Method for Analysis of SEE in VLSI.Microelectronics Reliability,2021,120:114-110
[7] A Rapid Evaluation Technology for SEU in Convolutional Neural Network Circuits.2021 IEEE 3rd International Conference on Circuits and Systems(ICCS),2021:19-23
[8] High-Resolution Single Event Transient Measurement Circuit with Low Area Cost.2021 IEEE 3rd International Conference on Circuits and Systems(ICCS),2021:36-40
[9] Simulation Framework of Digital Optical Phase-Locked Loop Model in Verilog HDL.2021 IEEE 3rd International Conference on Circuits and Systems(ICCS),2021:83-87
[10] 基于Kinect的手部分割混合识别技术.电子器件,2021,44(04):965-968
[11] 单粒子翻转效应的FPGA模拟技术.电子与封装,2021,21(09):70-76
[12] 基于FPGA硬件的单粒子翻转模拟技术.数据采集与处理,2021,36(04):822-830
[13] 外差式数字光锁相环的设计及Simulink验证.电子器件,2021,44(04):854-858
[14] 基于Vivado HLS的硬件设计效能评估.电脑知识与技术,2021,17(19):1-4
[15] 基于静态随机存取存储器型FPGA的测试技术发展.电子与封装,2021,21(01):37-47
[16] 陈鑫,.基于雨课堂的师生教学互动探讨.教育教学论坛,2020
[17] A Novel Latch Circuit Against Single Event Upset.AIEA，IEEE CS CPS,2020:500-503
[18] A XGBoost based Hybrid Detection Scheme for Gate-Level Hardware Trojan.2020 IEEE 9th Joint International Information Technology and Artificial Intelligence Conference (ITAIC),2020:41-47
[19] A New Hardware Trojan Design: Distinguishing Between Trigger Inputs and Functional Inputs Is Difficult: Work-in-Progress.2020 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ ISSS),2020:3-4
[20] On-line Detection and Localization of DoS Attacks in NoC.2020 IEEE 9th Joint International Information Technology and Artificial Intelligence Conference (ITAIC),2020:173-178